职位描述
该职位还未进行加V认证,请仔细了解后再进行投递!
岗位职责:
1、 在FPGA或相关平台上工程实现无线通信物理层各个模块及相应的算法;
2、 建立硬件仿真模型并利用仿真结果指导无线通信系统的工程实现;
3、 通信系统的软硬件架构设计,并与软件、硬件、算法等团队合作制定实现策略和测试方案;
4、 参与系统实现的各个验证环节,遇到问题提供解决方案,必要时介入到具体的软硬件实现中;
5、 撰写设计文档。
任职要求:
1、通信、电子、集成电路等相关专业硕士研究生及以上学历;
2、有如下一项或多项项目经验者优先:
(1)通信系统样机数字逻辑开发;
(2)FPGA接口与板级调试与优化;
(3)通信系统工程实现架构设计与优化;
(4)芯片前端设计优化;
3、熟练掌握Verilog语言,有Xilinx、Altera等主流数字处理SoC厂家产品使用经验者优先,熟悉Vivado、Quartus等开发测试软件工具,对数字逻辑、算法定制模块开发、IP集成和资源及时序优化等有一定理解;
4、掌握FPGA驱动设计方法者优先;
5、具有较好的英文阅读能力,能够独立阅读英文相关技术手册文档;
6、具有良好的文档撰写习惯和能力,能有效地与系统算法团队和管理层做有效的沟通;
7、具备良好的问题分析和解决能力;
8、具有较强的责任心、亲和力和团队合作精神。
1、 在FPGA或相关平台上工程实现无线通信物理层各个模块及相应的算法;
2、 建立硬件仿真模型并利用仿真结果指导无线通信系统的工程实现;
3、 通信系统的软硬件架构设计,并与软件、硬件、算法等团队合作制定实现策略和测试方案;
4、 参与系统实现的各个验证环节,遇到问题提供解决方案,必要时介入到具体的软硬件实现中;
5、 撰写设计文档。
任职要求:
1、通信、电子、集成电路等相关专业硕士研究生及以上学历;
2、有如下一项或多项项目经验者优先:
(1)通信系统样机数字逻辑开发;
(2)FPGA接口与板级调试与优化;
(3)通信系统工程实现架构设计与优化;
(4)芯片前端设计优化;
3、熟练掌握Verilog语言,有Xilinx、Altera等主流数字处理SoC厂家产品使用经验者优先,熟悉Vivado、Quartus等开发测试软件工具,对数字逻辑、算法定制模块开发、IP集成和资源及时序优化等有一定理解;
4、掌握FPGA驱动设计方法者优先;
5、具有较好的英文阅读能力,能够独立阅读英文相关技术手册文档;
6、具有良好的文档撰写习惯和能力,能有效地与系统算法团队和管理层做有效的沟通;
7、具备良好的问题分析和解决能力;
8、具有较强的责任心、亲和力和团队合作精神。
工作地点
地址:深圳宝安区大浪颐丰华
求职提示:用人单位发布虚假招聘信息,或以任何名义向求职者收取财物(如体检费、置装费、押金、服装费、培训费、身份证、毕业证等),均涉嫌违法,请求职者务必提高警惕。